Mthode destimation relative des performances des architectures de FPGA

1
Méthode destimation relative des performances
des architectures de FPGA
Lilian Bossuet, Guy Gogniat, Jean-Luc Philippe
lilian.bossuet_at_univ-ubs.fr
2
Méthode destimation relative des performances
des architectures reconfigurables
Lilian Bossuet, Guy Gogniat, Jean-Luc Philippe
lilian.bossuet_at_univ-ubs.fr
3
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
4
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
5
ARCHITECTURES RECONFIGURABLES
La multiplicité des études faites sur le sujet
des architectures reconfigurables, contribue
largement à augmenter lespace de conception ...
Hartenstein Configware/Software Co-Design be
Prepared for the Next Revolution !
DDECS 02 Hartenstein A Decade of Configurable
Computing a Visionary Retrospective,
DATE 01 DeHon Reconfigurable Computing What,
Why, and Implications for Design Automation,
DAC 01 Tessier, Burleson Reconfigurable
Computing for Signal Processing a Survey,
Journal of VLSI Signal processing, juillet 2001
6
ARCHITECTURES RECONFIGURABLES

• Granularité des opérateurs
• grain fin LUT Xilinx, Altera
• grain moyen , X Hartenstein
• gros grain ALU Heysters
• mixte Liang

espace de conception
Hartenstein, Herz, Hoffman, Nageldinger
KressArray Xplorer A New CAD Environnement to
Optimize Reconfigurable Datapath Array
Architectures, ASP-DAC 2000 Heysters, Smit,
Havinga Mapping of DSP Algorithms on Field
Programmable Function Arrays, FPL2000 Liang,
Swaminathan, Tessier aSOC A Scalable,
Single-Chip Communications Architecture, IEEE
PACT 2000
7
ARCHITECTURES RECONFIGURABLES

• Granularité des mémoires
• grain fin registres
• grain moyen RAM, CAM
• gros grain RAM

espace de conception
8
ARCHITECTURES RECONFIGURABLES

• Interconnexions
• lignes (segmentées) Xilinx, Altera
• bus Hesyters
• chemins de données
  reconfigurables Liang00

espace de conception
9
ARCHITECTURES RECONFIGURABLES

• Type darchitecture
• îlots de calculs Xilinx
• hiérarchique Altera
• hétérogène DeHon

espace de conception
DeHon Reconfigurable Computing What, Why, and
Implications for Design Automation, DAC 1999
10
ARCHITECTURES RECONFIGURABLES

• Configuration
• totale Xilinx, Altera
• partielle Atmel
• dynamique Compton

espace de conception
Compton, Hauck Configurable Computing A
Survey of Systems and Software, Technical Report,
Dept of ECE, Northwestern University, 1999
11
ARCHITECTURES RECONFIGURABLES
? ? ?
12
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
13
LES APPLICATIONS
Caractéristiques Orientation - traitement
(codage, compression) - contrôle (protocole
réseau) - mémoire (image) Niveau de traitement
- bits - mots Adaptabilité des
algorithmes Régularité des motifs Contraintes
- vitesse - débit - consommation
14
PROBLEME
ARCHITECTURES
5 Hartenstein, Hoffman, Nageldinger
Design-Space Exploration of Low Power Coarse
Grained Reconfigurable Datapath Array
Architectures, PATMOS 2000
15
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
16
MISE EN UVRE DE LEEC
17
ESTIMATIONS RELATIVES
allocation
assignation
puissance
estimations
architecture n1
architecture n2
Profils de coûts
Résultats adéquation
fréquence max
architecture n3
nombre de Ri
taille
5
4
Choix dune architecture
3
Choix dun ordonnancement
2
1
nombre de cycles
1
2
3
4
5
6
7
8
Contrainte de temps
18
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
19
ESTIMATIONS RELATIVES
allocation
ELEMENT HIERARCHIQUE
assignation
estimations

• liste des éléments contenus
• coûts dinterconnexions
• nombre

ELEMENT FONCTIONNEL

• liste des fonctions réalisables
• latence
• consommation de puissance
• nombre

20
EXEMPLE DARCHITECTURE
21

• La modélisation permet de décrire
• de nombreuses architectures
• une diversité de granularité
• une non-homogénéité des ressources

22
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
23
ESTIMATIONS RELATIVES
allocation
assignation
estimations
Rapport .est
24
Allocation But mapper les ressources
nécessaires à lapplication sur les ressources de
larchitecture Une décomposition préalable des
ressources sous forme darbre technologique,
permet de faire correspondre des granularités
différentes Un rapport détaillé de lallocation
est fourni en sortie dans lequel sont listées les
ressources utilisées de larchitecture
ESTIMATIONS RELATIVES
allocation
assignation
estimations
25
Assignation But faire correspondre les
ressources mappées aux nuds du graphe
ordonnancé En sortie un rapport est édité, dans
lequel on a connaissance de la réalisation de
chacun des nuds du graphe
ESTIMATIONS RELATIVES
allocation
assignation
Rapport .ass
estimations
26
Estimations But estimer les performances
relatives en termes de rapidité et consommation
de puissance Prise en compte des coûts
dinterconnexions et dutilisation inscrits dans
la description architecturale Prise compte des
caractéristiques du graphe Un sortie un rapport
détaille les estimations, et un fichier donne les
résultats de ladéquation
ESTIMATIONS RELATIVES
allocation
assignation
estimations
Rapport .est
Résultats adéquation
27
Estimation relative des performances des
architectures reconfigurables
- Architectures reconfigurables - Adéquation
applications / architectures - Exploration de
lespace de conception - Modélisation des
architectures - Estimations relatives -
Conclusions et perspectives
28
Conclusions

• Exploration de lespace de conception des
  architectures reconfigurables
• caractérisation haut niveau des applications
• estimations relatives des performances
• description génériques des architectures
• mesures de ladéquation applications /
  architectures

29
Perspectives ...

• Implémentation de loutil dexploration Design
  Trotter
• Mise en évidence de limpact de larchitecture
  sur les performances de lapplication
• Proposition de familles darchitectures pour des
  classes dapplications et de contraintes
• Définition dune méthode de génération
  automatique darchitectures reconfigurables

30
MERCI
31
Annexe A Outils génériques de synthèse
VPR, Université de Toronto, Canada V. Betz, J.
Rose, A. Marquardt Architecture and CAD for
Deep-Submicron FPGAs. Kluwer Academic Publishers,
1999. MADEO BET, Université de Bretagne
Occidentale, Brest, France L. Lagadec Outils
génériques pour les architectures
reconfigurables. SYMPA7 2001. XPLORER,
Université de Kaiserlausen, Allemagne R.
Hartenstein, M. Hertz, Th. Hoffmann, U.
Nageldinger Kress Array Xplorer A New CAD
Environnement to Optimize Reconfigurable Datapath
Array Architectures. ASP-DAC  2000.
32
Annexe B Arbres technologiques
x(i)
coef(i)
Lopérateur MAC
temp
ACC
Son arbre technologique
OUT
Gros grain
Grain fin
33
(No Transcript)
34
MULTIPLIEUR 4 bits
ADITIONNEUR 8 bits
MAC 8 bits
ACCUMULATEUR 8 bits
MAC 8 bits
ACC
35
CLB
CLB
MAC 8 bits
MAC 8 bits
CLB
CLB
CLB
CLB
ACC
CLB
CLB
36
Annexe C HCDFG
CDFG NODE
PROCESSING NODES
DATA NODES
CDFG1
CONTROL NODES
DFG NODE
FOR
data1
coef1
data2
coef2
CDFG2
CDFG3
DFG1
CDFG4
EFOR
CDFG6
XA
XB
CDFG5
CDFG7
37
Annexe D La modélisation