Eletr - PowerPoint PPT Presentation

About This Presentation
Title:

Eletr

Description:

Eletr nica Digital prof. Victory Fernandes victoryfernandes_at_yahoo.com.br www.tkssoftware.com/victory N veis de Tens o CMOS +5V VIL 0 a 1,5V VIH 3,3 a 5V ... – PowerPoint PPT presentation

Number of Views:91
Avg rating:3.0/5.0
Slides: 62
Provided by: tkssoftwa
Category:
Tags: eletr | jtag

less

Transcript and Presenter's Notes

Title: Eletr


1
Eletrônica Digital
prof. Victory Fernandesvictoryfernandes_at_yahoo.co
m.brwww.tkssoftware.com/victory
2
Referências
  • Floyd
  • Capítulo 14 pagina 800
  • Tocci
  • Referências da internet

3
Nomenclatura
  • 1. Standart prefix
  • Texas instruments SN
  • National Semiconductors DM
  • Signetics S
  • ()
  • 2. Temperature Range
  • 54 Military
  • 74 Commercial

4
Nomenclatura
  • 3. Family
  • Blank Transistor-Transistor Logic
  • ABT Advanced BiCMOS Technology
  • ABTE Advanced BiCMOS Technology/Enhanced
    Transceiver Logic
  • AC/ACT Advanced CMOS Logic
  • AHC/AHCT Advanced High-Speed CMOS Logic
  • ALB Advanced Low-Voltage BiCMOS
  • ALS Advanced Low-Power Schottky Logic
  • ALVC Advanced Low-Voltage CMOS Technology
  • AS Advanced Schottky Logic
  • AVC Advanced Very Low-Voltage CMOS Logic
  • BCT BiCMOS Bus-Interface Technology

5
Nomenclatura
  • 3. Family
  • CBT Crossbar Technology
  • CBTLV Low-Voltage Crossbar Technology
  • F F Logic
  • FB Backplane Transceiver Logic/Futurebus
  • GTL Gunning Transceiver Logic
  • HC/HCT High-Speed CMOS Logic
  • HSTL High-Speed Transceiver Logic
  • LS Low-Power Schottky Logic
  • LV Low-Voltage CMOS Technology
  • LVC Low-Voltage CMOS Technology
  • LVT Low-Voltage BiCMOS Technology

6
Nomenclatura
  • 3. Family
  • S Schottky Logic
  • SSTL Stub Series-Terminated Logic
  • TVC Translation Voltage Clamp Logic

7
Nomenclatura
  • 4. Special Features
  • Blank No Special Features
  • D Level-Shifting Diode (CBTD)
  • H Bus Hold (ALVCH)
  • R Damping Resistor on Inputs/Outputs (LVCR)
  • S Schottky Clamping Diode (CBTS)

8
Nomenclatura
  • 5. Bit Width
  • Blank Gates, MSI, and Octals
  • 1G Single Gate
  • 8 Octal IEEE 1149.1 (JTAG)
  • 16 WidebusE (16, 18, and 20 bit)
  • 18 Widebus IEEE 1149.1 (JTAG)
  • 32 WidebusE (32 and 36 bit)

9
Nomenclatura
  • 6. Options
  • Blank No Options
  • 2 Series-Damping Resistor on Outputs
  • 4 Level Shifter
  • 25 25-W Line Driver

10
Nomenclatura
  • 7. Function
  • 244 Noninverting Buffer/Driver
  • 374 D-Type Flip-Flop
  • 573 D-Type Transparent Latch
  • 640 Inverting Transceiver

11
(No Transcript)
12
Nomenclatura
  • 8. Device Revision
  • Blank No Revision
  • Letter Designator AZ

13
Nomenclatura
  • 9. Package
  • D, DW Small-Outline Integrated Circuit (SOIC)
  • DB, DL Shrink Small-Outline Package (SSOP)
  • DBB, DGV Thin Very Small-Outline Package
    (TVSOP)
  • DBQ Quarter-Size Outline Package (QSOP)
  • DBV, DCK Small-Outline Transistor Package (SOT)
  • DGG, PW Thin Shrink Small-Outline Package
    (TSSOP)

14
Nomenclatura
  • 9. Package
  • N, NP, NT Plastic Dual-In-Line Package (PDIP)
  • FN Plastic Leaded Chip Carrier (PLCC)
  • GKE, GKF MicroStar BGAE Low-Profile Fine-Pitch
  • Ball Grid Array (LFBGA)
  • NS, PS Small-Outline Package (SOP)
  • PAG, PAH, PCA, PCB, PM, PN, PZ
  • Thin Quad Flatpack (TQFP)
  • PH, PQ, RC Quad Flatpack (QFP)

15
Encapsulamento
  • THT (Through Hole Technology)
  • SIP (Single In-line Package)
  • DIP (Dual In-Line Package)
  • ZIP (Zig-Zag In-Line Package)

16
Encapsulamento DIP
17
Pinagem
18
Encapsulamento
  • SMT (Surface Mount Technology)
  • SMD (Surface Mount Device)
  • PGA (Pin Grid Array)
  • SOIC (Small Outline Integrated Circuit)
  • PLCC (Plastic Leadless Chip Carrier)
  • LCCC (Leadless Ceramic Chip Carrier)

19
Níveis de integração
Referem-se ao número de portas lógicas que o CI
contém. SSI (Small Scale Integration) Integração
em pequena escala São os CI com menos de 12
portas lógicas. MSI (Medium Scale
Integration) Integração em média escala
Corresponde aos CI que têm entre 12 a 99 portas
lógicas LSI (Large Scale Integration) Integração
em grande escala Corresponde aos CI que têm
entre 100 a 9 999 portas lógicas. VLSI (Very
Large Scale Integration) Integração em muito
larga escala Corresponde aos CI que têm entre 10
000 a 99 999 portas lógicas. ULSI (Ultra Large
Scale Integration) Integração em escala ultra
larga Corresponde aos CI que têm 100 000 ou mais
portas lógicas.
20
Soquetes
  • Permitir e facilitar troca de componentes
  • Proteger contra aquecimento durante processo de
    solda

21
Soquetes
  • ZIF (Zero Insertion Force)

22
Placas
  • PCB (Printed Circuit Board)

23
CIs de Portas Lógicas
  • TTL (Transistor-Transistor Logic)
  • Utiliza transistor bipolar de junção (TBJ) para
    implementar as portas lógicas
  • CMOS (Complementary Metal-Oxide semiconductor)
  • Utiliza transistor de efeito de campo (MOSFET)
    para implementar as portas lógicas

24
Transistores
  • Há 2 tipos principais de dispositivos de 3
    terminais com semicondutores
  • Transistor bipolar de junção (TBJ)
  • Transistor de efeito de campo (FET)
  • Field Efect Transistor

25
Transistores
  • O TBJ constitui-se de 3 regiões semicondutoras o
    emissor (E), a base (B) e o coletor (C) e podem
    ser do tipo
  • NPN
  • PNP

26
Porta NOTTransistor em Saturação
C
B
E
27
Porta NOTTransistor em Corte
C
B
E
28
Transistores
  • FET
  • O nome efeito de campo deriva-se do fato de que a
    corrente no dispositivo é controlada pelo ajuste
    da tensão aplicada externamente
  • Dreno (drain, D), Fonte (source, S) e o "controle
    do portão" (gate, G) 

29
Propriedades Operacionaisdos CIs
  • Níveis de Tensão
  • Imunidade a Ruído
  • Dissipação de Potência
  • Tempo de Atraso
  • Fan-Out

30
Tensão de alimentação CC
  • TTL
  • 5V
  • CMOS
  • 5V
  • 3,3V
  • 2,5V
  • 1,2V

31
(No Transcript)
32
Níveis de Tensão
  • Especificações de níveis lógicos
  • VIL Faixa de tensão de ENTRADA que representa
    nível BAIXO
  • VIH Faixa de tensão de ENTRADA que representa
    nível ALTO
  • VOL Faixa de tensão de SAÍDA que representa
    nível BAIXO
  • VOH Faixa de tensão de SAIDA que representa
    nível ALTO

33
Níveis de TensãoTTL 5V
  • VIL 0 a 0,8V
  • VIH 2 a 5V
  • VOL 0 a 0,4V
  • VOH 2,4 a 5V

34
Níveis de TensãoCMOS 5V
  • VIL 0 a 1,5V
  • VIH 3,3 a 5V
  • VOL 0 a 0,33V
  • VOH 4,4 a 5V

35
(No Transcript)
36
Imunidade a Ruído
  • Capacidade do circuito de tolerar flutuações
    indesejadas na tensão de entrada sem alterar seu
    valor na saída
  • Margem de Ruído (noise) V
  • VNH Margem de ruído de nível ALTO
  • VNL Margem de ruído de nível BAIXO

37
Margem de Ruído
  • VNH VOH (min) VIH (min)
  • VNL VIL(max) VOL(max)

38
VNH VOH (min) VIH (min)
1ª Lei de Ohm? 2ª Lei de Ohm?
39
VNH VOH (min) VIH (min)
-------
-------
5,0V 2,0V
5,0V 2,4V
-------
VNH
-------
1ª Lei de Ohm? V VR O I A 2ª
Lei de Ohm?
40
VNL VIL(max) VOL(max)
41
VNL VIL(max) VOL(max)
-------
0,8V 0,0V
VNL
-------
0,4V 0,0V
-------
-------
42
Margem de Ruido
  • Fontes de ruído
  • Interferências eletro-magnéticas em geral
  • Emendas e conectores de má qualidade
  • Emendas e conectores expostos a condições
    irregulares (água, etc)
  • Queda de tensão no canal e capacitância da linha

43
Margem de Ruído
  TTL TTL CMOS CMOS
  Min Max Min Max
VIL 0 0,8 0 1,5
VIH 2 5 3,3 5
VOL 0 0,4 0 0,33
VOH 2,4 5 4,4 5

NH VOH (min) VIH (min) 0,4 0,4 1,1 1,1
VNL VIL(max) VOL(max) 0,4 0,4 1,17 1,17
44
Dissipação de Potência
  • PD Potência dissipada
  • PD VCC ICC
  • ICCH Corrente drenada da fonte quando em nível
    ALTO
  • ICCL Corrente drenada da fonte quando em nível
    BAIXO
  • Valores da ordem de 1 a 20mA

45
Dissipação de Potência
  • Quando porta pulsando
  • ICC (ICCH ICCL)/2

46
Dissipação de PotênciaCMOS vs. TTL
  • TTL Constante para faixa de frequência de
    operação
  • CMOS Varia de acordo com frequência de
    operação.
  • Dissipação muito baixa em condições estáticas e
    aumenta conforme a frequência aumenta

47
Dissipação de PotênciaCMOS vs. TTL
  • TTL
  • Da ordem de 2,2miliW
  • CMOS
  • 2,75microW (estática)
  • 170microW (a 100KHz)

48
Tempo de Atraso de Propagação
  • Atraso entre variação da saída em função da
    entrada
  • tPHL Tempo quando a saída comuta de ALTO para
    BAIXO
  • tPLH Tempo quando a saída comuta de BAIXO para
    ALTO

49
Tempo de Atraso de Propagação
50
Tempo de Atraso de Propagação
  • Quanto maior o tempo de atraso menor a frequência
    máxima que um circuito pode operar
  • Produto Velocidade-Potência pJ
  • Base de comparação quando relação é decisiva na
    escolha de um circuito, quanto menor o produto
    melhor.
  • CMOS 1,2pJ a 100kHz
  • TTL 22 pJ

51
Fan-Out
  • Existe um limite no número de cargas (portas
    acionadas) que uma porta pode acionar

52
Fan-Out
  • CMOS Fan-Out depedente da frequência de
    operação
  • Quanto menos portas maior a frequência de
    operação
  • TTL (LS) em média 20 portas

53
Valores Típicos TTL
54
Precauções no ManuseioTTL e CMOS
  • Entradas não usadas devem ser aterradas ou
    ligadas ao Vcc caso contrário o CI pode ter
    comportamentos estranhos

55
ExemploErro simulado no proteus
56
ExemploErro simulado no proteus
57
Precauções no ManuseioCMOS
  • Trannsportar circuitos em espuma condutiva para
    evitar formação de cargas eletrostáticas.
  • Pinos não devem ser tocados
  • Trabalhar com pulseira anti-estática
  • Todas as ferramentas devem ser aterradas
  • Pinos devem ser colocados para baixo sobre uma
    superfície aterrada
  • Não manusei Cis energizados

58
Pulseira Anti-estática
59
Dúvidas?
  • Victory Fernandes
  • E-mail victoryfernandes_at_yahoo.com.br
  • Site www.tkssoftware.com/victory

60
  • Referências Básicas
  • Sistemas digitais fundamentos e aplicações - 9.
    ed. / 2007 - Livros - FLOYD, Thomas L. Porto
    Alegre Bookman, 2007. 888 p. ISBN 9788560031931
    (enc.)
  • Sistemas digitais princípios e aplicações - 10
    ed. / 2007 - Livros - TOCCI, Ronald J. WIDMER,
    Neal S. MOSS, Gregory L. São Paulo Pearson
    Prentice Hall, 2007. 804 p. ISBN
    978-85-7605-095-7 (broch.)
  • Elementos de eletrônica digital - 40. ed /
    2008 - Livros - CAPUANO, Francisco Gabriel
    IDOETA, Ivan V. (Ivan Valeije). São Paulo Érica,
    2008. 524 p. ISBN 9788571940192 (broch.)

61
  • REFERÊNCIAS COMPLEMENTARES
  • Eletronica digital curso prático e exercícios /
    2004 - Livros - MENDONÇA, Alexandre ZELENOVSKY,
    Ricardo. Rio de Janeiro MZ, c2004. (569 p.)
  • Introdução aos sistemas digitais /
    2000 - Livros - ERCEGOVAC, Milos D. LANG, Tomas
    MORENO, Jaime H. Porto Alegre, RS Bookman, 2000.
    453 p. ISBN 85-7307-698-4
  • Verilog HDL Digital design and modeling /
    2007 - Livros - CAVANAGH, Joseph. Flórida CRC
    Press, 2007. 900 p. ISBN 9781420051544 (enc.)
  • Advanced digital design with the verlog HDL /
    2002 - Livros - CILETTI, Michael D. New Jersey
    Prentice - Hall, 2002. 982 p. ISBN 0130891614
    (enc.)
  • Eletronica digital / 1988 - Livros - Acervo 16196
    SZAJNBERG, Mordka. Rio de Janeiro Livros
    Técnicos e Científicos, 1988. 397p.
  • Eletronica digital principios e aplicações /
    1988 - Livros - MALVINO, Albert Paul. São Paulo
    McGraw-Hill, c1988. v.1 (355 p.)
  • Eletrônica digital / 1982 - Livros - Acervo 53607
    TAUB, Herbert SCHILLING, Donald. São Paulo
    McGraw-Hill, 1982. 582 p.
Write a Comment
User Comments (0)
About PowerShow.com