ATLAS Luminometry

1

Organisation Microélectronique A lIN2P3

• Introduction et évolution de lélectronique.
• État des lieux à lIN2P3
• Les différents développements
• Analogique
• Numérique
• Mixte
• Organisation IN2P3
• Logiciels de CAO
• Écoles thématiques
• Club 0.35
• Pôles de microélectronique
• Conclusions

2

Evolution de lélectronique Des expériences
Des centaines de cartes différentes, de 2 à 12
couches ou plus. Des détecteurs à plusieurs
millions de voies. Des signaux à 1GHz sur les
pistes. Densité des BGA (5001000 billes) La
quasi totalité des laboratoires participe à la
conception dASICs. Plus de 20 ASICs
différents, 200 000 exemplaires, chacun provenant
de plusieurs voies de RD, ayant chacune réalisé
plusieurs ASICs prototypes. Un ASIC représente
une année de travail au moins. La durée de
réalisation dune carte complexe est à peu près
la même. Plusieurs itérations sont généralement
nécessaires. Certains laboratoires disposent
dune équipe spécialisée en microélectronique.
3

Les ASICs
Très bien établis en physique des hautes
énergies, sétend progressivement à la physique
nucléaire et à lastrophysique. Au départ
essentiellement analogique, ont évolués vers le
numérique, et maintenant vers le mixte. Les
FPGAs semblent les circuits idéaux pour les
expériences petites ou moyennes séries,
reconfigurabilité, outils CAO puissants et
accessibles, en constante progression. Conséquence
des progrès des FPGAs, les dernières niches pour
le numérique sont probablement les circuits très
durcis, les séries importantes (coût des FPGAs et
de leur boîtiers), ou les performances.
(vitesses, place du boîtiers, E/S)
4

Les Asics De plus en plus mixtes
(re-)
configurabilité de paramètres
Intégration de la numérisation dans le
front-end Autocalibration/autocorrec
tion/auto-test Suppression de
zéro / compression dans le front-end Bientôt sans
doute Intégration dEEPROM, Intégration de
microcontrôleur Intégration de logique
programmable.
5

ADCs
Préamplis
Shapers
Systèmes de lecture
6

Deux grandes familles dASICs
Pour les détecteurs de traces Dynamique
modérée, nombre de voies très élevé Tendance à
choisir les technologies les plus fines,
participer aux RD engagés avec le CERN (IBM 0.25
et 0.13 µm).Seule solution pour avoir accès aux
information concernant les radiations et utiliser
des bibliothèques durcies. Ces technologies sont
des technologies numériques la conception des
parties analogiques est à découvrir à chaque fois
alors que le coût de prototypage est élevé.
7

Deux grandes familles dASICs

• Pour les calorimètres.
• Dynamique élevée, nombre de voies (moins) élevé
• Les technologies cible sont moins fines,
  orientées analogique. Leur pérennité plus
  importante.
  Elles supportent des tensions dalimentation plus
  élevées.
• Le coût du prototypage est moins élevé.
• Elle sont plus éprouvées et mieux caractérisées
  pour lanalogique.

Pour ces deux axes il est souhaitable que les
laboratoires coordonnent leur
développement, échangent leurs résultats
et harmonisent les technologies employées.
8

Blocs réutilisables
Sappliquent pour le numérique comme pour
lanalogique, même si leur mise en pratique est
plus simple pour le numérique. Utilisés
couramment dans lindustrie. Mal adaptés pour nos
applications (boite noire) Chaque
expérience présente ses contraintes propres
il faut adapter les blocs existants. Les
blocs doivent être identifiés, documentés au sens
de ladaptabilité. (sinon ils sont une sorte de
perte)
9

Blocs réutilisables
Une telle démarche existe avec la RD 0.35 animée
par Ch. De la Taille, pour tout ce qui Concerne
la technologie 0.35 um dAMS. Rien de structuré
nexiste pour le DSM Ce pourrait (devrait ?)
être un des buts de certains pôles.
10

Disparition de DMILL il nexiste plus de
technologie dédiée. Utilisation de technologie
commerciales durcies intrinsèquement ou par
dessin. Nécessité de qualifier ces technologies
et les bibliothèques. Les applications à faible
dose, type spaciale, sont clairement dans notre
domaine de compétence. Les applications à fortes
doses nécessitent le développement de
bibliothèques et de caractérisations demandant de
lourds moyens matériels et humains.
11

Organisation lIN2P3
Deux chargés de mission Les logiciels de CAO
IAO J.L. Bertrand. F. Dupont
1985 LOrganisation de la microélectronique pro
prement dite Ch. De la Taille Les écoles
thématiques Les journées VLSI Le club
0.35 Les pôles de microélectronique.
12

Les écoles thématiques
Crées en 1990 (G. Danon J.Lecoq) G. Cosme,
M. Veyrier Ont considérablement soudé la
communauté 15 jours généralistes au début 8
jours par alternance Ecole numérique J.J
jaeger, 2003, 2006 Ecole analogique R. Hermel
2004, École  club 0.35  Ch. De la Taille
2005 Un vrai démarrage de la microélectronique Mer
ci à Alex et Bob
13

Les journées VLSI
Organisées par J.L Bertrand Au début une
journée tous les deux ans Maintenant 2 jours et
demi. Ont permis à chacun dexposer ses designs
et ses Résultats . Ont contribué à souder la
communauté, à donner des idées
14
Pôles micro-électronique in2p3

• Christophe de LA TAILLE (LAL)
• Comité 035 Christine. HU (IRES), Gisèle
  MARTIN-CHASSARD (LAL), Eric DELAGNES (CEA),
  Daniel DZAHINI (LPSC) Richard HERMEL (LAPP)
  Jacques LECOQ (LPCClt), Denis LINGLIN (C4I)

15
 Club 0.35  RD building blocks in2p3

• Mission
• Design of basic building blocks usable by all
  in2p3 labs for physics experiments
• Motivations
• Follow evolution of technologies (0.35µm CMOS and
  SiGe AMS )
• Optimize ressources and competences within
  in2p3 (50 designers !)
• Reduce developpement times
• Increase visibility of in2p3 in microelectronics
• First results
• 2-3 runs /yr financed by in2p3 (30K)
• Coordination by LAL
• Fruitful exchanges
• µelectronics workshop (Porquerolles 05)

16
Les pôles Etat des lieux

• Lin2p3 a bien pris le tournant de la
  micro-électronique dans les années 90
• Logiciels de conception unifiés (Cadence)
• De nombreux ASICs produits pour les expériences
• Des forces dans tous les labos
• Une cinquantaine de micro-électroniciens,
  inégalement répartis
• 3 labos avec des équipes dune dizaine de
  concepteurs (IReS, LPCClt, LAL)
• 4 labos avec des équipes intermédiaires (3-6)
  (CPPM, IPNL, LAPP, LPSC)
• Les autres labos avec moins de 3
  micro-électroniciens (CSNSM, CENBG, IPNO, LLR,
  Subatech)
• Cest une force considerable (cf CERN, RAL)
• La visibilité nest pas à la hauteur des forces
  investies
• Trop de dispersion, duplication, syndrome NIH
• Participations sous-critiques dans une multitude
  de projets
• Bannière de labo vs etiquette IN2P3 (cf INFN-xx)
• Pourtant, une bonne habitude et une réelle
  volonté de collaborer entre équipes
• Une communauté soudée par les outils communs et
  les réseaux in2p3 (VLSI, club 035, écoles
  thématiques)

17
Motivations pour des pôles

• Accroissement continu de la complexité des ASICs
• De plus en plus de fonctions, y compris la
  numérisation
• de plus en plus de canaux
• Voir exemples en Annexe
• Importance de la masse critique
• Communication quotidienne entre concepteurs
• Partage dexpérience et de circuits ou briques
  déjà éprouvés
• Large variété de projets, cross-fertilization
• Réunions de design, internal reviews
• Recherche de lexcellence
• Pôle ? Réseau
• Concentration géographique, contacts quotidiens,
  autonomie
• Peu dintérêt à créer des sous-réseaux régionaux
• Bien continuer à faire vivre le réseau national

18
Mise en oeuvre possible

• Création de 4 pôles autour des labos ayant la
  masse critique
• Du plus facile Strasbourg (tout seul !)
• Clermont Ferrand (associé a CENBG et Subatech)
• Orsay LAL (associé a IPNO, LLR, CSNSM APC,
  LPNHE, LPC Caen)
• Au plus difficile Sud-Est (C4I, CPPM, IPNL,
  LAPP, LPSC)
• Attention à lhomonymie
• Les pôles µelec nont rien à voir avec les
  pôles technologiques régionaux, PRES
• Cest une appelation interne in2p3
• Les pôles traiteraient les projets des labos
  associés
• Les labos associés auraient un accès
  automatique aux ressources du pôle
• Projets gérés par Tandem concepteur du
  pôle-concepteur du labo associé
• Le(s) microélectronicien(s) du labo associé fait
  linterface avec ses physiciens
• Il participe à la phase design dans les locaux du
  pôle
• Le microélectronicien du pôle fait linterface
  avec les ressources du pôle
• Le projet peut utiliser ponctuellement dautres
  ressources du pôle

19
Spécificités du pôle Sud-est

• 4 labos de taille intermédiaire (3 à 6 designers)
  (CPPM, IPNL, LAPP, LPSC) avec un léger avantage
  numérique au LPSC
• Eloignement géographique
• Spécificité du C4I de par son statut
• Le pôle sud-est nécessitera plus de souplesse que
  les 3 autres dans son fonctionnement, et aussi
  une mise en place progressive.à la lumière des
  résultats obtenus par les 3 autres
• Lorganisation de ce pôle est confiée à un comité
  local A. Calzas (CPPM), D. Dzahini (LPSC), R.
  Hermel (LAPP), D. Linglin (C4I), H. Mathez (IPNL)

20
Difficultés

• Structure supra-labo
• Diminution dautonomie des directeurs
• Les projets labo sont en compétition avec des
  projets hors labo
• Nécessité dun système de gouvernance (léger)
• Difficile gestion des recrutements et des
  carrières des ITA du pôle
• Nécessité dun budget dédié
• Le pôle ne doit pas être une agence de moyens
• Les ASICs restent très proches des détecteurs et
  de la physique
• Les concepteurs ont besoin de se sentir membres
  dune collaboration scientifique
• ils ne veulent pas etre prestataires de service
• La valorisation doit être traitée par le C4I
• Les possibles retombées financières ne favorisent
  pas lesprit douverture
• Les logiciels ne sont pas utilisables
  contractuellement pour la valorisation
• Partenariat inventeur-C4I (en accord avec le
  labo ou le pôle)

21
Conditions aux limites

• Renforcement des moyens des pôles
• Les pôles accueillent le(s) micro-élec des labos
  associés pendant la phase de design gt locaux,
  licences
• Les pôles co-traitent les projets des labos
  associés gt ressources supplémentaires affectées
  prioritairement aux labos daccueil
• La visibilité des ASICs sur les expériences ne
  doit pas faire oublier limportance de la
  macro-électronique
• Acquisition, trigger, contrôle
• Aspects système
• Tests, caractérisation, performance avec le
  détecteur
• Ces tests sont (et seront) de plus en plus lourds
• Idéalement, les labos devraient choisir des
  domaines de spécialisation
• Tous les labos ne peuvent (doivent) pas faire des
  ASICs !
• Amont détecteurs
• Aval aspects systèmes, tests,

22
Conclusion

• La création de pôles doit permettre de répondre à
  la complexification des ASICs en donnant de la
  masse critique aux équipes de design.
• Ils permettront de garder une excellente
  visibilité pour linstitut et les expériences
  dans ce domaine
• 4 pôles sont proposés Strasbourg, Clermont,
  Orsay, Sud-Est avec une mise en place graduelle
• Rien ne se fera sans le soutien actif des labos
  et de lin2p3
• Rien ne se fera sans ladhésion des designers
• Ne pas réduire lélectronique à la
  micro-électronique (20)