Projet MOSARTS

1
Projet MOSARTS

• MOdélisation et Synthèse dARchiTecture Système

2
Agenda

• Organisation du projet
• Motivations et objectifs
• Actions de recherche et collaborations
• Résultats scientifiques originaux
• Perspectives
• Conclusion

3
Organisation du Projet Composition de lEquipe
(2006)

• Reponsable
• Michel Auguin DR
• Permanents
• Michel Auguin
• Cécile Belleudy MCF
• Sébastien Bilavarn MCF
• Daniel Gaffé MCF
• Laurent Kwiatkowki MCF
• Fabrice Muller MCF

• Non-Permanents
• H. Ben Fradj ATER
• G. Austrate Doctorant
• F. Caron Doctorant
• T. Dupont Doctorant
• F. Ghaffari Thèse cotutelle
• S. Icart Doctorant
• F. Muhammad Doctorant
• W. Muhammad Doctorant
• Y. Péan Doctorant

X. XXX soutient fin 2006
4
Effectifs en doctorants et production scientifique
1xC1M1R1Ctlle
1xC2M1Ctlle
2xC1R1M
1xC1M1Ctlle
2xC1R
1xC1M1M1BDI1R
2xC
1xC1M1BDI2R
C Cifre M MESR Ctlle Cotutelle R Région X
Origine SICOM X Origine SE(1) X Origine
autre
Effectif Doctorants
Consommation Aether
Epicure Consommation
Consommation Ctlle
Production scientifique
CODEF (Contrat Philips)
Mise en place CIMPACA Sys2RTL
(1) Spécialité recherche Systèmes Embarqués
(Master STIC) habilitée en 2004
5
Organisation du Projet Encadrement

• P. Guitton (2000 - 2003)
• H. Ben Fradj (2004 - 2006)
• T. Dupont (2005 - 2008)
• F. Caron (2002 - 2005)
• F. Muhammad (2005 - 2008)
• G. Austrate (2006 - 2009)
• K. Ben Chehida (2001-2003)
• S. Icart (2005 - 2008)
• Y. Péan (2005 - 2008)
• F. Ghaffari (2002 - 2005)
• W. Muhammad (2005 - 2008)

Encadrement Cécile Belleudy
Encadrement Laurent Kwiatkowski
Encadrement Fabrice Muller
Encadrement Michel Auguin
Encadrement M. Auguin M. Abid (ENIS)
Encdt. ENST/LabSoC R. Pacalet M. Auguin (5)
6
Agenda

• Organisation du projet
• Motivations et objectifs
• Actions de recherche et collaborations
• Résultats scientifiques originaux
• Perspectives
• Conclusion

7
Motivation et Objectifs

• Les progrès de la technologie des semiconducteurs
  permettent dintégrer des systèmes complets sur
  composants (SoC, MPSOC multiprocesseur on
  chip).
• Les contraintes sont multiples (coûts, temps
  réel, consommation, flexibilité, time-to-market,
  sûreté, fiabilité) et souvent corrélées
• La complexité ne fait que croître
• Les performances finales sont de moins en moins
  prédictibles
• Les applications sont de plus en plus hétérogènes
  (types dinformations diversifiés dans les data
  et dans le contrôle)
• Etudier des éléments sensibles (modèles/méthodes)
  dans le flot de conception, particulièrement
  concernés par ces phénomènes

8
Thèmes de recherche

• Exploration darchitecture système
• Consommation dénergie
• Architectures auto-adaptatives
• Vérification modulaire de systèmes synchrones
• Applicatif Systèmes sur puce (SOC)

Allocation Ordonnancement
9
Agenda

• Organisation du projet
• Motivations et objectifs
• Actions de recherche et collaborations
• Résultats scientifiques originaux
• Perspectives
• Conclusion

10
Actions structurantes

• AETHER
• Projet Intégré européen (IST - FET)
• 14 partenaires, CEA/LIST/LCEI Prime
• Sys2RTL
• Projet collaboratif soutenu par la région PACA
  (bourses de thèses équipement)
• PHERMA retenu par lANR fin 2006 AO
  Architectures du Futur

11
Autres Actions

• Contrat avec Thales Communications (CIFRE)
• Contrat avec STMicroelectronics (BDI/Entreprise)
• Contrat avec NXP (ex Philips Semiconductors)
  (CIFRE)
• Collaboration avec le CMA (vérification
  modulaire)
• Collaboration DGRST/CNRS avec lENIS à Sfax

12
Architectures auto-adaptatives (1)

• Etude dun schéma dexécution parallèle distribué
  dans un contexte auto-adaptatif
• Projet européen AETHER
• Système constitué dun réseau dynamique de SANEs
  (Self-Adaptive Networked Element)
• Notre contribution
• Ordonnancement fortement couplé des tâches et des
  communications
• Analyse dordonnançabilité pour lexécution temps
  réel sur une architecture multi-SANEs à
  architecture dynamique (thèse F. Muhammad
  2005-2008)

13
Architectures auto-adaptatives (2)

• Etude dune architecture auto-adaptative en
  analyse dimage. Thèse de F. Ghaffari (2003-2005)
• Collaboration avec lENIS (cotutelle)
• Architecture type Processeur Reconfigurable
  (RNTL Epicure)
• Applications flots de données (traitements
  itératifs)
• Les temps dexécution dépendent des données
• Partitionnement en ligne (temps réel souple)
• Prédiction des temps d exécution
• Allocation (migration) exploiter au mieux les
  ressources et QoS
• Ordonnancement Hw en ligne de n tâches en O(n), 1
  tâche par cycle

14
Architectures auto-adaptatives reconfiguration
dynamique (3)

• Architecture reconfigurable pour station de base
  4G
• Collaboration STMicroelectronics (thèse Y. Péan,
  2005-2008, BDI/ST)
• Quelle architecture pour supporter lexécution
  parallèle de différents algorithmes qui
  interviennent dans la bande de base de différents
  normes de communication (Turbo-code, LDPC )
• Problème type radio-logicielle

15
Etudes sur lexploration darchitectures (1)

• Conception darchitectures pour station de base
  3G
• Collaboration Philips Semiconductors (F. Caron
  2002-2005, Cifre)
• Exécuter en temps réel les fonctions de la bande
  de base pour X utilisateurs qui demandent Y
  services de types différents
• Définition dune cellule de calcul (RISC DSP)
• Etude dune méthode dexploration basée sur une
  allocation et un ordonnancement de type macro
   software pipelining 

16
Etudes sur lexploration darchitectures (2)

• Projet SYS2RTL
• Labellisé par CIMPACA et le Pôle SCS (Solutions
  Communicantes Sécurisées)
• Projet collaboratif TI, NXP, ST, Esterel Tech,
  Synopsys, INRIA Sophia, ENST et I3S
• Chaque industriel finance ½ thèse, la Région
  lautre ½ .
• Actuellement 4 thèses cofinancées (dont 2 avec
  Mosarts)
• Passage dune spécification système vers le
  niveau RTL en considérant le problème du  Time
  Closure  (faible prédictibilité des
  performances)
• Solution étudiée un modèle darchitecture GALS

17

• Synoptique de Sys2RTL

GALS Globally Asynchronous Locally Synchronous

• Sémantique précise
• Vérification de propriétés

GALS Model
PhD1

• Modèle fonctionnel
• Contraintes

Modèle Application
Abstract Synchronous Models

• Smart Simulation
• Modèle Hiérarchique IP

Exploration Architecture
PhD3
PhD2,PhD4

• Latency insensitive
• Robuste vis à vis délais variables

GALS-based Architecture
RTL level
IPs (RTL level)
PhD2 S. Icart PhD4 G. Austrate
Outils RTL -gt Silicium
18
Etudes sur loptimisation de la consommation
dénergie dans les SoC

• La consommation dénergie est devenue un critère
  principal dans la conception de systèmes mobiles
• e.g. Max 3W pour un téléphone portable qq soient
  le nombre et le type de fonctionnalités intégrées
  !
• Ordonnancement/Allocation basse consommation dans
  un SOC (thèse P. Guitton 2000-2003)
• Structure mémoire multi-bancs pour des
  applications multi-tâches (thèse H. Ben Fradj
  2004-2006)
• Ordonnancement basse consommation pour
  architectures SMP sur puce (thèse T. Dupont
  2005-2008, Thales Communications)

19
Etudes sur un langage réactif synchrone
compositionnel

• Après la restructuration du projet Sports de
  lI3S, Daniel Gaffé nous a rejoint (octobre
  2005).
• Etude et implémentation dun langage synchrone
  dominé par le contrôle et doté dune sémantique
  formelle (collaboration avec le CMA)
• Permettre la vérification et la compilation
  séparée de modules synchrones (aspect
  compositionnel)
• Cette activité trouve un point dancrage
  intéressant en liaison avec les projets Sys2RTL
  et PHERMA (présenté dans les perspectives).

20
Agenda

• Organisation du projet
• Motivations et objectifs
• Actions de recherche et collaborations
• Résultats scientifiques originaux
• Optimisation de lénergie processeur mémoire
  embarqués
• Analyse dordonnançabilité multiprocesseur
• Perspectives
• Conclusion

21
Optimisation énergie Processeur Mémoire
embarqués

• Les approches classiques sont orientées
   processor centric . Elles exploitent
• DVFS (Dynamic Voltage Frequency Scaling) des
  processeurs (puissance dynamique P aCV2F)
• DPM (Dynamic Power Management) Modes basse
  consommation des processeurs (puissance statique)
• Objectif Ordonnancer les tâches et récupérer
  les temps WCET AET pour gérer DVFS ( DPM)

22

• Problème un processeur est fortement couplé
  avec les autres éléments du système, par exemple
  sa mémoire

Sans DVFS
Avec DVFS
W
Deadline
W
Deadline
Ep
Ep
CPU
CPU
Em
Em
Mémoire
Mémoire
temps
temps
Energie statique
La mémoire reste plus longtemps co-active avec le
processeur
Ep gt Ep
On a bien
Et la quantité de mémoire embarquée augmente !
Ep Em lt Ep Em
Mais
23

• Considérer une modélisation plus globale du
  système (thèse H. Ben Fradj)
• Ensemble de tâches périodiques avec échéances
• Processeur(s) muni(s) de DVFS et DPM cache L1
• Mémoire multi-bancs chaque banc contrôlé de
  façon indépendante avec plusieurs modes repos
  pénalités de changement de mode
• Problème
• Quelle structure mémoire (nb et tailles des
  bancs) ?
• Répartition des tâches et du RTOS dans les bancs
  ?
• Objectif les tâches respectent leurs échéances
  et lénergie globale (processeur mémoire) est
  minimisée.
• Création dynamique de tâches ? heuristique
• Très peu de travaux sur ce problème (IEEE
  PATMOS06)

24
Analyse ordonnançabilité multiprocesseur

• Constat Architectures des SOC sinspirent des
  architectures parallèles
• Approche  processor centric , e.g.
• Structures multiprocesseur (MPSOC)
• Cache L1 et bientôt L2
• Network on Chip (NOC) routage de paquets
• Mais sont aussi hétérogènes
• Les composants spécialisés (e.g. DSP ou IP
  matériel) ont un rapport Performances/Energie
  très rentable

25

• Larchitecture est construite à partir déléments
  ayant leur propre contrôle
• Pipeline
• RTOS
• Caches L1, L2
• Contrôleur mémoire
• NoC/ Arbitre de bus

x le Nb de processeurs
Explosion du Nb détats du système
Impossibilité de Vérifier/Valider les
comportements du SOC
Conséquence analyse dordonnançabilité
multiprocesseur quasi impossible
Hypothèses simplificatrices, e.g
pas de communications inter-tâches
Or les SOC multiprocesseurs sont les plus coûteux
à concevoir, à développer!
26

• Approche adoptée réduire les  délégations de
  contrôle 
• Une application est constituée dentités
• De traitements opérations de transformation de
  data
• De communicatons opérations de transfert de
  data
• Objectif allouer/ordonnancer toutes ces entités
  pour exécuter lapplication suivant ses échéances
• Tâches et Communications sont considérées au même
  niveau approche  system centric 

27

• Ordonnnancements Tâches ET Communications
  fortement couplés
• Ordonnancement matériel des tâches dans la
  structure multiprocesseur (tel les transferts
  dans les Bus ou NoC)
• Virtualisation  monoprocesseur parallèle
  hétérogène  de larchitecture MPSOC (validée sur
  plateforme FPGA Virtex II)
• Il est alors possible deffectuer une réelle
  analyse dordonnançabilité multiprocesseur (EDF)
• Relation étroite (Adéquation) entre méthode
  danalyse dordonnançabilité et organisation de
  larchitecture
• Résultat original (ACM SAC06)
• Ouvre des perspectives intéressantes et
  prometteuses

28
Agenda

• Organisation du projet
• Motivations et objectifs
• Actions de recherche et collaborations
• Résultats scientifiques originaux
• Perspectives
• Conclusion

29
Perspectives

• Projet PHERMA (labellisé par lANR)
• CEA/LIST/LCEI, Thales Communications, IRCCyN, I3S
• Le LIST/LCEI travaille sur des architectures avec
  des comportements déterministes
• Nous travaillons sur ce thème en se focalisant
  sur lordonnancement tâches communications
  prédire si lensemble est ordonnançable
• Loptimisation de la consommation dénergie est
  basée sur lutilisation des temps WCET AET pour
  les tâches à venir
• Dautant plus efficace que le système est
  prédictif
• Thales Communications est très concerné par le
  Low Power
• Et lIRCCyN travaille sur lanalyse
  dordonnançabilité
• Forte complémentarité des travaux

30
PHERMA langage synchrone réactif compositionnel

• Possibilité de convergence ?
• Dans PHERMA larchitecture est autant que
  possible déterministe
• Mais lordonnanceur de tâches peut constituer le
  goulet détranglement
• Peut-on concevoir et vérifier des ordonnanceurs
  locaux aux processeurs et composer lensemble
  suivant un modèle darchitecture type PHERMA ?
• Système réactif synchrone multiprocesseur ?
• Et la consommation dénergie ?

31

• Le activités dans Mosarts évoluent en direction
  de systèmes auto-adaptatifs
• Exemples avec les travaux initiés avec lENIS
  puis dans le projet AETHER
• Dans PHERMA les possibilités de création ou
  migration dynamique de tâches sont considérées
• Loptimisation de la consommation dénergie vise
  ce créneau (projet ITEA Geodes sur les réseaux de
  capteurs)
• Ces évolutions militent pour amplifier les
  convergences entre les travaux

32
Conclusion

• Activité importante dans le Projet Mosarts
• Continuité et renouvellement des travaux.
  Convergences entre travaux (Pherma). Travaux
  originaux
• Collaborations, montage de projets
• Responsabilités denseignement
• Spécialité recherche Systèmes Embarqués (20
  étudiants, quasi sans secrétariat !)
• Département dIUT, responsabilités de licence,
  doption de 3ème année dEcole dingénieur,
  doption de Master pro
• Administration de la recherche
• RTP SOC, Actions Spécifiques (Responsabilité de 2
  AS)
• CA plateforme de CIMPACA, Commission Projets de
  SCS
• ECOFAC (Ecole thématique Conception Faible
  Consommation)

33

• Les collaborations locales sintensifient
• CIMPACA Pôle SCS industriels et académiques
• TI, NXP (Philips), STMicroelectronics, Synopsys,
  Esterel Tech., Xilinx, ScaleoChip, Nodbox, Thales
  Under Water, (Infineon)
• Participation avec les collègues du LEAT
  (UMR6071) à ces structures et avec les mêmes
  partenaires
• Proposition de projet TrustMe-VIP avec le LEAT
• Objets communicants basse consommation

34

• Attractivité de Sophia-Antipolis (télécom et
  microélectronique)
• Un des buts de CIMPACA SCS
• Regrouper les chercheurs concernés dans une même
  structure
• Visibilité de la thématique et vis-à-vis des
  partenaires
• Ex Proposition en 2003 dune Equipe Projet
  Multi-Laboratoire (Conversant)
• Eviter la situation Geodes/TrustMe-VIP

35

• Les phénomènes liés à la technologie devront être
  pris en compte de en dans les modèles et les
  méthodes
• Labstraction des phénomènes/modèles nest
  pertinente que si elle est construite en liaison
  avec les chercheurs concernés
• Convergence de fait des thématiques de recherche
  microélectronique et conception SOC (cf GdR)
• La consommation dénergie (antennes, RF,
  analogique, numérique)
• Les chercheurs concernés seront amenés à
  collaborer
• Meilleure visibilité, plus grande efficacité
  (e.g. projet GEODES)

36
Adéquation Structure de recherche avec les
activités télécommunication et microélectronique
de la Technopôle

• Demande de lEquipe MOSARTS de rejoindre les
  collègues du LEAT pour constituer un thème
  fédérateur sur
•  Modélisation et Conception Système dObjets
  Communicants 

37

• Ce rapprochement implique des expérimentations
  encore plus nombreuses
• Et si le poste dingénieur qui avait été affecté
  au laboratoire par le CNRS sur les thématiques
   Mosarts  était ré-affecté pour accompagner ces
  expérimentations et perspectives ?
• Exemples dans Mosarts depuis 5 ans
• Logiciels CODEF(1), Vestim(1), Berlioz (1),
  Epicure
• RTOS logiciel/matériel en SystemC et validé en
  VHDL
• Bancs de mesures consommation de 2 plateformes
  DSP
• Parallélisation H264 sur ARM MPCORE Linux et
  gestion DVFS
• Xilinx Virtex réseau de neurones générique VHDL
  (2)
• Logiciels utilisés par Philips Semiconductors
  Vestim a été distribué à des clients de Philips
• La société Nodbox utilise ce réseau dans un
  projet avec un constructeur automobile