TINJAUAN SINGKAT DESAIN RANGKAIAN LOGIK

1
TINJAUAN SINGKAT DESAIN RANGKAIAN LOGIK

• PENDAHULUAN
• KARAKTERISTIK GERBANG LOGIK
• RANGKAIAN KOMBINASIONAL
• RANGKAIAN SEKUENSIAL
• HAL-HAL PENTING DIPERHATIKAN DALAM DESAIN

2
PENDAHULUAN(1)

• Kompleksitas rancangan meningkat pesat
• Pentingnya produk memasuki pasar sedini mungkin
  (Time-to-market )
• Life-time produk makin singkat
• Portabilitas
• Battery operated,
• small-sized
• Keandalan tinggi
• Biaya Desain makin mahal

3
PENDAHULUAN(2)

• Tersedianya Computer-Aided Design Tools
• Desain manual ditinggalkan
• Otomatisasi desain (synthesis Tools)
• Penekanan pada representasi desain abstrak
• Desain hardware menjadi seperti desain software
• Tersedianya High-density High -speed
  Programmable Logic vs Rangkaian diskrit
• Memungkinkan rapid prototyping
• Unjuk kerja tinggi
• keandalan tinggi

4
PENDAHULUAN(3)

• Pentingnya Metodologi Desain
• Top-Down approach
• Memudahkan desain rangkaian
• Memudahkan lokalisasi error
• Representasi Rancangan
• Behaviour
• Structural
• Abstraction

5
PENDAHULUAN(4)
6
PENDAHULUAN(5)
7
PENDAHULUAN(6)
8
KARAKTERISTIK GERBANG LOGIK

• Logik Positif dan Logik Negatif
• Kecepatan Switching
• Disipasi Daya
• Statik
• Dinamik
• Power-Delay Product
• Batas Derau
• Fan-in dan Fan-out

9
Logik Positif Logik Negatif
10
Kecepatan Switching
11
Batas Derau
12
Perbandingan Karakteristik Keluarga Logika
13
RANGKAIAN KOMBINASIONAL

• Aplikasi
• Representasi Fungsi Logika
• Langkah-Langkah Desain
• Teknik Minimisasi dengan K-Map
• Teknik Map_Entered Variables
• Teknik Minimisasi untuk Fungsi Multi Output
• Teknik Implementasi
• Hazard pada Output

14
Aplikasi Rangkaian Kombinasional
15
Representasi Fungsi Logika
16
Langkah-Langkah Desain
17
Teknik Minimisasi dengan K-Map (1)
18
Teknik Minimisasi dengan K-Map (2)
19
Teknik Map-Entered Variables (1)
20
Teknik Map-Entered Variables (2)
21
Teknik Map-Entered Variables (3)
22
Teknik Map-Entered Variables (4)
23
Minimisasi dengan MEV (1)
24
Minimisasi dengan MEV (2)
25
Teknik Implementasi

• Gerbang Diskrit
• AND-OR-NOT
• NAND-NAND
• NOR-NOR
• Decoder
• Multiplexer
• PLD
• PROM, PAL, PAL, PLS
• FPGA

26
Implementasi dengan Gerbang Diskrit
27
Implementasi dengan Komponen Non-Diskrit

• Keandalan lebih tinggi
• Unjuk kerja rangkaian lebih tinggi
• Waktu desain lebih singkat
• Tak perlu minimisasi fungsi
• Cocok untuk fungsi berbentuk Kanonik SOP dan POS
• Siap untuk fungsi Multi Output

28
Implementasi dengan Decoder
29
Implementasi dengan Multiplexer(1)
30
Implementasi dengan Multiplexer(2)
31
Teknik Minimisasi untuk Fungsi Multi Output(1)
32
Teknik Minimisasi untuk Fungsi Multi Output(2)
33
Teknik Minimisasi untuk Fungsi Multi Output(3)
34
Hazard pada Output (1)

• Hazard Kondisi error sementara (glitch) yang
  muncul pada output
• Penyebab
• Waktu tunda propagasi gerbang
• Waktu tunda RC Interconnect
• Jenis
• Hazard Fungsi
• Hazard Logik

35
Hazard pada Output (2) Fungsi
36
Hazard pada Output (3) Logik
37
Delay Propagasi dan Hazard
38
Hazard Cover (1)
39
Hazard Cover (2)
40
RANGKAIAN SEKUENSIAL

• Flip flop
• Model Rangkaian Sekuensial
• Finite State Machines
• Diskripsi FSM
• Contoh

41
Flip Flop (1)
42
Flip Flop (2)
43
Flip Flop (3)
44
Flip Flop (4)
45
Flip Flop (5)
46
Flip Flop (6)
47
Flip Flop (7)
48
Flip Flop (8)
49
Flip Flop (9)
50
Flip Flop (10)
51
Flip Flop (11)
52
Flip Flop (12)
53
Flip Flop (13)
54
Model Rangkaian Sekuensial

• Sifat
• Sinkron
• Asinkron
• Model
• Moore
• Mealy
• Finite State Machine
• Jumlah state berhingga (2 hingga 2N)

55
Model Rangkaian Sekuensial(1)
56
Model Rangkaian Sekuensial(2)
57
Finite State Machines (1)

• Representasi FSM
• Diagram Keadaan
• Tabel Transisi Keadaan
• Bagan Algorithmic State Machines
• Hardware Description Language
• VHDL
• Verilog
• ABEL

58
Finite State Machines (2)
59
Finite State Machines (3)
60
Finite State Machines (4)
61
Finite State Machines (5)
62
HAL-HAL PENTING DIPERHATIKAN DALAM DESAIN
63
Optimasi Logik Aturan Penunjukan Kode Keadaan
(1)
64
Optimasi Logik Aturan Penunjukan Kode Keadaan
(2)
65
Optimasi Logik Aturan Penunjukan Kode Keadaan
(3)
66
Output Race Glitch (1)
67
Output Race Glitch (2)
68
Output Race Glitch (3)
69
Hazard Statik pada Output
70
Input Asinkron(1)
71
Input Asinkron(2)
72
Clock Skew
73
Inisialisasi Reset(1)
74
Inisialisasi Reset(2)
75
Rangkaian Debouncing (1)
76
Rangkaian Debouncing (2)
77
Contoh (1)
78
Contoh (2)
79
Contoh (3)
80
Contoh (4)
81
Contoh (5)
82
Contoh (6)