Sin ttulo de diapositiva

1
PROYECTO MAGIAS
AMPLIA ARQUITECTURA MODULAR PARA EL
PROCESAMIENTO Y DESPLIEGUE DE IMAGEN ACÚSTICA
UNA PROPUESTA AMPLIA
Carlos Fritsch Teresa Sánchez Daniel Jiménez
Marzo, 2000
2
(No Transcript)
3
(No Transcript)
4
(No Transcript)
5
(No Transcript)
6
INTERFAZ PCI, SEÑALES DE 16 BITS, ALTA VELOCIDAD
(66 MB/s)
HASTA 28 MÓDULOS DIFERENTES, CADA UNO CON 64
FUNCIONES.
ACCESO EN MODO INDIVIDUAL Y GLOBAL.
MECANISMOS DE SINCRONIZACIÓN ENTRE DISPOSITIVOS.
AUTO-PROGRAMACIÓN (PARÁMETROS, VARIABLES, ETC.)
PROCESAMIENTO DIGITAL DE SEÑAL, ENCADENADO Y
PARALELO.
PROCESAMIENTO DIGITAL ITERATIVO Y/O RECURRENTE
GENERACIÓN DE SEÑAL DIGITAL ARBITRARIA.
AUTOCONFIGURACIÓN Y AUTOVERIFICACIÓN DEL SISTEMA.
SENCILLA REALIZACIÓN DE FUNCIONES (8 LÍNEAS DE
CONTROL).
7
CONFIGURACIÓN GENERAL
PC
UCI (Unidad de Control e Interfaz)
PCI
2 BUSES UNIDIRECCIONALES (2x16 datos 8
controles)
8 SEÑALES DE CONTROL
CKS Reloj del sistema (33 MHz) /RST
Inicialización del sistema (reset) /CMD
Señal/Comando en bus CS /ACS Aceptación de
señal en el sistema TClt01gt Cualificación de
datos en CS /DRV Validación de datos en
RS /PRC Procesamiento en curso
8
(No Transcript)
9
QUÉ ES EL SISTEMA?
PCI
PARA COMANDOS DIRECCIONAMIENTO CON EL PAR MOD,
REG
ALTERNATIVAS MOD TIPO , MOD POSICIÓN
10
CUALIFICACIÓN DE DATOS EN EL BUS CS
BUS CS (COMANDOS Y SEÑALES)
/CMD0 (COMANDOS)
/CMD1 (SEÑALES)
TC
DIW Dirección MOD, REG para WR
00
FIN Muestra final de traza
DIS Solicitud lectura a MOD, REG
01
INI Muestra inicial de traza
DAW Dato a escribir en CS
10
DAV Dato válido
NUL Información NULa
11
NUL Información NULA.
CUALIFICACIÓN DE DATOS EN EL BUS RS
Si /DRV0, el dato en RS es válido.

• Durante /CMD0 (Comandos), los datos válidos que
  aparecen en RS son consecuencia de solicitudes de
  lectura a los módulos.
• Durante /CMD1 (Señales), el primer dato válido
  recibido es la muestra INI, y el último, la
  muestra FIN. Una traza está delimitada por la
  activación de la señal /PRC0 (en Proceso),
  determinando la primera y última muestra.

11
ESTRUCTURA GENERAL
UCI
PLACA BASE
SINCRO
BUS DE COMANDOS
CS
BC
CÉLULA MÓDULO
Q
Q
Q
MÓDULO
BE

BS
ME
MS
ME
MS
ME
MS
BUS DE SEÑAL
CKS-A
Mod.1
Mod.2
Mod. n
P
P
P
SINCRO
CKS
RS
BR
BUS DE RESULTADOS
PCI
Observar los puertos BE y BS, que corresponden a
la Entrada y Salida de señal en las Placas
Base, no existentes en la UCI, y que facilitan el
procesamiento encadenado en sistemas grandes, con
varias Placas Base.
12
CÓMO FUNCIONA?
UCI
PLACA BASE
SINCRO
BUS DE COMANDOS
CS
BC
CÉLULA MÓDULO
Q
Q
MÓDULO
BE

BS
ME
MS
ME
MS
BUS DE SEÑAL
CKS-A
Mod.1
Mod. n
P
SINCRO
CKS
RS
BR
BUS DE RESULTADOS
PCI
Ejemplo GENERADOR DE SEÑAL
13
Y, EN UN SISTEMA GRANDE?
PLACA BASE
SINCRO
BUS DE COMANDOS
BC
UCI
CÉLULA MÓDULO
Q
Q
CS
MÓDULO
BE

BS
ME
MS
ME
MS
MS
ME
BUS DE SEÑAL
CKS-A
Mod.1
Mod.2
Mod. n
P
SINCRO
CKS
BR
BUS DE RESULTADOS
PLACA BASE
SINCRO
BUS DE COMANDOS
BC
RS
CÉLULA MÓDULO
Q
Q
MÓDULO
BE

BS
ME
MS
ME
MS
MS
ME
BUS DE SEÑAL
CKS-A
Mod.1
Mod.2
Mod. n
P
SINCRO
CKS
BR
PCI
BUS DE RESULTADOS
14
DISTRIBUCIÓN DEL RELOJ Y SEÑALES
SUBSISTEMA 1
P. BASE 1
M1..M4MÓDULOS
CKS
UCI
P. BASE 2

P. BASE 8
SUBSISTEMA 2

SUBSISTEMA 8
15
BUS DE SEÑAL (SEGMENTADO)
TS1TS0
TIPO
19 LÍNEAS
CKS
DS
X1
X2
X3
X4
TS
01
10
10
00
11
11
11
INI
DAV
NUL
DAV
NUL
FIN
NUL
/ACS
1
2
3
4
5
6
7
/CMD1 (SEÑAL)
MOD (RECEP)
MOD (EMISOR)
16
COMANDOS
PCI Operaciones de escritura en un puerto de E/S
de 32 bits.
PROCEDENCIA
MEM Ejecución de secuencias de comandos mediante
un proceso PRG
17
Transmisión de comandos en fases.
S0 (Escritura Directa)
DIR
NUL
DAT
2 CICLOS
NCY CICLOS
1 CICLO
DC
MOD, REG
xx
DAT
TC
00
11
10
18
La UCI.
Se encarga del Control General y la Interfaz
entre PCI y el Sistema Ocupa los Módulos 0 y 1
(UCI-PCI y UCI-distribuida)
SISTEMA
Lado PCI 4 Puertos E/S de 32 bits Lado Sistema
1 puerto E de 16 bits 1 puerto S de 16
bits
CONTROL UCI-PCI
CS
CS
RU
RAM (128 KW)
PCI
XX
Recursos accesibles desde el PCI Bus
CS Registros UCI (RU) Memoria (XX) FIFO (YY) Bus
RS
RS
RS
YY
ZZ
UCI DISTRIBUIDA
FIFO (16 KW)
UCI-PCI
19
LA UCI-PCI INTERPRETA LOS CAMPOS NCY Y S. SI
S1, TAMBIÉN EL CAMPO DAT ( número de lecturas
solicitadas)
EL MÓDULO ACCEDIDO SÓLO SE OCUPA DE DECODIFICAR
REG Y DE USAR DAT EN EL CASO DE ESCRITURAS
20
CAMINOS DE DATOS
LA UCI FACILITA DIFERENTES CONEXIONES ENTRE LOS
RECURSOS PROPIOS Y LOS BUSES DEL SISTEMA Y EL PCI
SON POSIBLES TRANSACCIONES SIMULTÁNEAS ENTRE BUSES
21
PDS Procesamiento Digital de Señal APR
(Adquisición Procesamiento) GEN (Generador
Procesamiento) REC (Procesamiento
Recurrente) PRG Programación del Sistema XSQ
(Ejecución de una secuencia de comandos) TIM
(Temporización programada) MOV Movimiento de
datos MFM (Resultados a memoria) RDN (Realizar N
lecturas)
22
EJECUCIÓN DE PROCESOS

CS
RU
MOD
MOD
MOD
MOD
RAM (128 KW)
PCI
XX
RS
PLACA BASE
ZZ
YY
APR ADQPROC
EXTERIOR
FIFO (16 KW)
GEN GENERADOR
UCI-PCI
REC RECURRENTE
PRG PROGRAMACIÓN
23
PROCESO ADQ

CS
RU
MOD
MOD
MOD
MOD
RAM (128 KW)
PCI
XX
RS
PLACA BASE
ZZ
YY
APR ADQPROC
EXTERIOR
FIFO (16 KW)
GEN GENERADOR
UCI-PCI
REC RECURRENTE
PRG PROGRAMACIÓN
24
PROCESO GEN

CS
RU
MOD
MOD
MOD
MOD
RAM (128 KW)
PCI
XX
RS
PLACA BASE
ZZ
YY
APR ADQPROC
EXTERIOR
FIFO (16 KW)
GEN GENERADOR
UCI-PCI
REC RECURRENTE
PRG PROGRAMACIÓN
25
PROCESO REC

CS
RU
MOD
MOD
MOD
MOD
RAM (128 KW)
PCI
XX
RS
PLACA BASE
ZZ
YY
APR ADQPROC
EXTERIOR
FIFO (16 KW)
GEN GENERADOR
UCI-PCI
REC RECURRENTE
PRG PROGRAMACIÓN
26
PROCESO PRG

CS
RU
MOD
MOD
MOD
MOD
RAM (128 KW)
PCI
XX
RS
PLACA BASE
ZZ
YY
APR ADQPROC
EXTERIOR
FIFO (16 KW)
GEN GENERADOR
UCI-PCI
REC RECURRENTE
PRG PROGRAMACIÓN
27
ALTO GRADO DE PARALELISMO...
ADQ
PROC-1
PROC-2
PRG
PROC-n
XMIT
ACT
SISTEMA CONVENCIONAL
ADQ
PRG
PROC-1
PROC-2
AMPLIA
PROC-n
XMIT
ACT
28
Módulos.
Se intenta que su realización sea muy sencilla
(mínimo control)
GND
1
1
GND
CKS
2
2
VCC
3
3
VCC
V33
/RST
4
4

/CMD
5
5
/OE
MÓDULO GENERAL
Sólo tienen un PUERTO de ENTRADA y otro de SALIDA
/ACSE
6
6
/ACSS
7
TE0
7
TS0
TE1
8
8
TS1
DE0
9
9
DS0
Decodificación de comandos REGTE y /CMD (8
bits max)
DE1
10
10
DS1
DE2
11
11
DS2
DE3
12
12
DS3
DE4
13
13
DS4
DE5
14
14
DS5
Identificación pasiva del tipo de módulo por 8
líneas DS
DE6
15
15
DS6
38 (965)
DE7
16
16
DS7
DE8
17
17
DS8
DE9
18
18
DS9
En general, /ACSE/ACSS
DE10
19
19
DS10
EXTENSIÓN A 16 BITS
DE11
20
20
DS11
DE12
21
21
DS12
DE13
22
22
DS13
Control externo tri-estado
DE14
23
23
DS14
DE15
24
24
DS15
Sólo 2 cargas próximas (33 MHz)
1 (254)
1 (254)
TOTAL 46 terminales (16 bits) 30 terminales (8
bits)
10 (254)
19 (482)
29
DE QUÉ SE TIENEN QUE OCUPAR LOS MÓDULOS?
FUNDAMENTALMENTE DE REALIZAR SUS FUNCIONES !!!
EN CUANTO AL CONTROL 1) VIGILAR LA LÍNEA
/CMD CON /CMD0 (COMANDOS) 2) DECODIFICAR LA
FUNCIÓN (REGISTRO) DIRECCIONADA CUANDO TE01,
TE00 3) ESCRIBIR DE SOBRE LA FUNCIÓN
DIRECCIONADA CUANDO TE10 4) ESCRIBIR EL
CONTENIDO DEL REGISTRO DIRECCIONADO EN DS CUANDO
TE01, PONIENDO TS01. CON /CMD1 (SEÑALES) 5)
PROCESAR LOS VALORES QUE APARECEN EN DE, TENIENDO
EN CUENTA CUÁL ES LA MUESTRA INI, DAV, FIN Y NUL
EN FUNCIÓN DE LOS 2 BITS TE 6) DESACTIVAR LA
LÍNEA /ACSE CUANDO NO PUEDA ACEPTAR MÁS DATOS A
LA ENTRADA, BIEN POR NECESIDADES DE PROCESAMIENTO
INTERNO, O PORQUE LA LÍNEA /ACSS (PROPORCIONADA
POR EL MÓDULO SIGUIENTE) ESTÁ DESACTIVADA.
CONCLUSIÓN EL CONTROL ES SUMAMENTE SENCILLO, YA
QUE LA UCI-PCI Y LA UCI-DISTRIBUÍDA HAN ASUMIDO
LA MAYOR PARTE DE ESTAS FUNCIONES
30
CUÁLES SON LAS PERSPECTIVAS?
1) EL GRUPO IAI (ES) DESARROLLA LAS UCIs (PCI Y
DISTRIBUÍDA) Y PROCESADORES ESPECÍFICOS PARA
ARRAYS ULTRASÓNICOS
2) EL GRUPO IIMAS (MX) DESARROLLA UN MÓDULO
BASADO EN UN DSP DE ALTAS PRESTACIONES Y USO
GENERAL.
3) EL GRUPO USP (BR) DESARROLLA UN CONVERSOR A/D
DE 12 BITS A 100 MHZ, TAMBIÉN DE USO GENERAL.
4) OTROS GRUPOS (AR, CU), ESTÁN DESARROLLANDO
MÓDULOS ESPECÍFICOS U.T. (PROCESADOR DOPPLER,
ANALÓGICOS, ETC.).
5) AL SER AMPLIA UNA ARQUITECTURA ABIERTA, SE
ESPERA QUE OTROS GRUPOS (Y EMPRESAS) SE ANIMEN A
DESARROLLAR FUNCIONES ESPECÍFICAS Y GENERALES QUE
PUEDAN SER ÚTILES A NUESTRA COMUNIDAD, ASÍ COMO A
UTILIZAR LAS QUE OTROS GRUPOS ESTAMOS
DESARROLLANDO